

数字 IP_FPGA 设计实战项目

Our goal: help you making good designs, not just find a job ...

1. 培训目标

通过一个真实的、复杂的视频处理项目（实时图像传输系统）的迁移，让学员亲自参与到一个复杂数字系统的 IP 设计，含 IP specification 定义，IP 架构设计，IP RTL 仿真，IP FPGA 验证与调试。最终，学员能看到项目实际上电运行后 demo 的效果。

培训使用的 FPGA 开发板（2 块）：



培训 demo 效果：



完整 Demo 视频下载地址：

链接：https://pan.baidu.com/s/1dmYKEI1eEKrLo36_m0fXDg 提取码：gak7

2. 培训内容设计


a) 项目功能介绍

该项目是一个复杂的视频处理项目，含 2 块 FPGA 子板。

编码板：HDMI 输入 720P60 的视频 → 图像采集，存入 DDR → H.264 视频编码 → H.264

码流传输(并行数据, handshake 接口);

解码板: 码流 handshake 接收与 DDR buffer → H.264 视频解码 → HDMI 输出 720P60;



b) 培训课题设计

- SiliconThink 提供整套 FPGA 开发板; 原始的 vivado 设计工程 (demo 可以跑起来);
- 学员根据自身能力与兴趣, 自行决定自己需要设计哪个 (或多个) IP block; 然后自己进行 IP 功能定义, RTL 设计与仿真, FPGA 集成与调试;
- 如果学员能力强, 可以在编码板的 HDMI 图像采集部分加入图像滤波功能 (高斯/guided filter);

注: SiliconThink 在 vivado 设计工程中提交给学员的以上 IP block, 是经过综合后的 DCP 网表 (并且带有运行时间限制, 约 10 分钟), 可以集成, 但不能商用。对应 IP block 的参考设计在华为云服务器中, 学员可以登陆阅读但是不能拷贝 RTL 源码。

c) 技术支持与指导

在 1 个培训周期内, 相关学员会加入一个 QQ 群, 所有问题请在 QQ 群内提问。由 SiliconThink 的专业工程师提供问题解答或技术指导 (不一定直接给出答案, 但是能给出思路与方法, 需要学员自行解决问题)。也鼓励、欢迎学员间在 QQ 群内相互学习, 相互解决问题。

学员自己设计的 IP block, 如学员自己觉得必要, 可以通过 E-mail 提交给 SiliconThink (siliconthink@126.com), 由 SiliconThink 的工程师进行浏览并给出设计的修改意见 (如有)。

注: 学员通过任何方式提交 IP block 给 SiliconThink 后, 允许 SiliconThink 利用此设计在后续培训中作为范例使用。比如: 作为 reference design, 设计对比分析的例子。但是 SiliconThink 不能用作别的商业用途。如果学员不愿意, 请不要提交 IP design 给 SiliconThink。

d) 板子调试的支持

- SiliconThink 提供文档, 录像与技术支持; 学员自己学习与努力, 掌握 FPGA debug 的基本方法;
- 学员到 SiliconThink 指定的地方 (珠海市, 香洲区), 由 SiliconThink 提供现场技术支持; 注:
 1. 如需 SiliconThink 提供现场技术支持, 学员必须先提交完整的 IP 设计开发源码, 学员自己的 FPGA vivado 工程给 SiliconThink;
 2. 学员的路费, 食宿费用需要自理;
 3. 现场技术支持费用, 由双方先行协商;

3. 培训计划

a) 主要节点:

- **学员自学阶段：**学员登陆腾讯课堂的课程链接，先行下载 FPGA 设计的相关文档（FPGA 设计通用文档，与项目无关）；学员自学，有问题可以 QQ 群（877205676）讨论；
- **IP 开发阶段：**学员缴费后，SiliconThink 发送完整的 FPGA demo 与相关文档给学员，学员自己选定 IP block，并进行设计开发（含规格定义，RTL 架构，RTL 编码与仿真，vivado 综合与集成，跑出 FPGA bit）；
- **FPGA 测试调试阶段：**SiliconThink 寄送 FPGA 开发板给学员，由学员自己集成并调试；
- **FPGA 现场技术支持：**学员到珠海，SiliconThink 提供现场技术支持，直到问题解决；

b) 主要节点周期：

1. **学员自学阶段：**无时间限制；
2. **IP 开发阶段：**最长 8 周；
3. **FPGA 测试调试阶段：**最长 6 周；
4. **FPGA 现场技术支持：**无时间限制，直至问题解决；

4. 报名条件与方式

- a) **报名条件：**需要学员先行学习完成腾讯课堂中的《数字 IC/FPGA 设计入门》系列课，并提交课程中的 3 个设计实例完整的设计开发环境给 SiliconThink：siliconthink@126.com；SiliconThink 确认学员的技术状态后，E-mail 告知学员是否符合录取要求；如果**能力强**，也可以**直接完成**课程中的**3 个设计实例并提交**。
《数字 IC/FPGA 设计入门》系列课链接：
<https://ke.qq.com/course/package/24207?tuin=64ce5e2a>
设计实例的 specification：见 QQ 群（877205676）共享文件；

- b) **报名方式：**提交 3 个设计到：siliconthink@126.com 申请报名，邮件回复后再购买课程；

5. 购买方式

5.1. 腾讯课堂购买：

- a) 课程链接：<https://ke.qq.com/course/3065805?tuin=64ce5e2a>
- b) 联系siliconthink@126.com直接购买，价格比腾讯课堂优惠 10%。

注：

- a) 学员可以先行下载 FPGA 设计资料，**一旦缴纳，所有已缴纳费用不退还**；
- b) 所有费用，可以提供增值税普通发票；
- c) 根据情况，SiliconThink 有权调整后续培训费用。

讲师介绍：

sky：2006 年电子科大毕业；前 Verisilicon Sensor Staff Engineer；数字电路前端设计从业 14 年；主要做视频 IP 设计（H. 264/H. 265 编解码器设计，JPEG 编解码器设计），CNN 加速器 IP 设计。参与 7 颗 ASIC/SOC 芯片设计（量产 3 颗）。目前有 3 篇国家发明专利实审中。